該程序用事件管理器B的定時器4定時時間來觸發A/D采樣的啟動。采樣時采用級聯模式，一次做16個轉換，轉換通道分別是0~15。轉換完成后，在A/D中斷服務子程序中將轉換結果讀出。該程序做一次A/D采樣。
標簽： 采樣 程序 定時器 定時
上傳時間： 2017-09-25
上傳用戶：標點符號
基于ARM-FPGA的IRIG-B碼產生器的研制這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
標簽： arm fpga
上傳時間： 2021-12-30
上傳用戶：
計數器,分頻器,鎖存器,驅動器分冊
標簽： 計數器 分頻器 分 鎖存器
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-器件數據手冊專輯-120冊-2.15G 現代集成電路實用手冊-計數器-分頻器-鎖存器-驅動器分冊-338頁-5.7M.pdf
標簽： 338 5.7 集成電路
上傳時間： 2013-04-24
上傳用戶：kiklkook
基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
標簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
fredivn.vhd 偶數分頻\r\nfredivn1.vhd 奇數分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數控分頻器
標簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
用Verilog實現基于FPGA的通用分頻器
標簽： Verilog FPGA 分頻器
上傳時間： 2013-08-30
上傳用戶：xingyuewubian
分頻器 FPGＡ程序設計 二分頻 對硬件設計有很大用處\r\n
標簽： FPG 分頻器 二分頻 程序設計
上傳時間： 2013-08-31
上傳用戶：lhc9102
基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數 分頻器
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
半整數分頻器電路的VHDL源程序，供大家學習和討論。\r\n
標簽： VHDL 源程序 整數 分頻器
上傳時間： 2013-09-04
上傳用戶：fdfadfs
蟲蟲下載站版權所有 京ICP備2021023401號-1
